闭环中走丝线切割/闭环线切割机床概念浅析（下）

衔接上篇：

2．3 接口电路

设计接口电路时，主要考虑3方面因素；

（1）总线负载。当CPU读插件板上的内存或接口时，内存芯片式接口芯片将数据传送到系统总线的数据总线上，此时数据总线上的所有负载都将成为内存芯片式接口芯片的负载。为了保证总线的正常工作，在接口电路中要增加双向数据驱动。

（2）总线的竞争。PC机属于独立式I/O接口寻址方式，对一个地址，计算机可有I/O读写、DMA读写和存储器读写，它们地址译码中加入AEN信号，避免DMA操作不会选通I/O地址。存储器I/O接口地址易产生混淆，利用硬件电路进行存取，避免了总线竞争。只当CPU读接口卡时，才允许通向系统数据线的三态门导通，其他任何时刻这些三态门必须呈现高阻状态。

（3）接口保护。接口电路还应考虑由于接口电路出现故障或工作时的误动作对计算机造成的损坏。

2．4 基于ISA总线的接口电路设计

（1）缓冲器有保护功能设计

用八同相双向三志缓冲器/驱动器芯片SN74HC245缓冲ISA总线扩展槽与各器件间的8位数据信号。SN74HC245不但起缓冲、隔离作用，还有一定的保护和控制作用。工控机读控制信号（低电平有效）边接到SN74HC245的DIR（方向控制端），而门控信号接信号CS245。CS245W信号是I/O端口读写信号和接口地址译码信号产生的信号。当读有效为低电平时，8254的数据可通过SN74HC245输入到计算机；读有效为高电平时，计算机的数据输出。CS245实现只有计算机与8254交换数据时，选通SN74HC245的门控信号G，使之三态门打开。

（2）端口地址译码电路

采用GAL22V10芯片实现接口地址译码，为细分辨向电路提供时钟CLK信号；为8254的片选线一起确定8254的地址。接口电源理图见随机说明说。

GAL器件是一种高性能的理想PLD产品。GAL器件采用E2CMOS工艺，可进行反复的编程和擦除，且具用低功耗、高速的特点。常用GAL器件有GAL16V8、GAL20V8、GAL22V10等。

GAL16V8、GAL20V8的使用方泛。但对于某些应用场合，这两种GAL芯片往往不能满足需要，其主要不足之处：乘积项不能超过8个； 能配置的输出引脚zui多只有8个；不能对寄存器进行复位或置位操作；对反馈结构的限制较多，有些引脚不能反馈等。

GAL22V10是一种通用型GAL器件，它可以从某种程度上解决以上提到的GAL16V8和GAL20V8不足之处。GAL22V10内部共有132个与门，且输出管脚上的与门不是平均分配；逻辑设计表达式中“与”项zui多为22个变量的逻辑乘；GAL22V10的输出宏单元较简洁、灵活，容易使用，不像GAL20V8在不同输出模式下输出反馈的种种限制。GAL22V10的输出宠单元（OLMC）每个输出宠单元由各自的SO和SI控制，可有4种不同的输出工作模式。可编程的位置和复位可由二个与门进行统一的置位控制。

GAL22V10的逻辑设计软件可用ABEL（3。0版以上）或其他逻辑设计语言。如PRO公司的Pro 98/99都集成了一个CUPL逻辑设计语言。CUPL语言也是一种编译型硬件描述语言。VHDL支持所有的PLD器件。Pro 199的PLD设计工具支持实时检测，并给出错误提示。通过其中的PLD-CUPL Wizard可很快捷地建立基于原理图或文本方式的PLD设计文件，对这个文件进行编译，就可得到符合工业标准的JEDEC文件（*。JED）。</P

ABEL语言是美国DATA I/O公司的一种编译型逻辑设计语言，它以其方便、灵活、易于掌握的特点，深受硬件逻辑设计者的喜爱。利用它高度结构化的语言、灵活多样的逻辑描述形式可很容易地编写出Abel原文件，编译过程对用户的逻辑设计进行语法检查、逻辑化简、自动成符合JEDEC标准的JED文件中的错误，或发现可能产生帮障的隐患，以提高设计的可靠性。ABEL软件是通用的PLD器件设计软件，高版本的ABEL几乎可支持任何一种PLD器件。

不论选用那一种设计语言，zui后都要生成JEDEC格式文件，才能能过编程器烧入PLE器件。

总而言之，针对精密度数控机床伺服系统对位置反馈要求精度高、实时性好的特点，设计智能接口模块来处理光栅尺信号，然后将其输入工控机。在接口电路中利用GAL22V10芯片，可实现I/O端口控制和地址译码。GAL器件的使用，实现了用一片芯片代替几个芯片，不仅减小了接口电路的体积，简化了电路的设计，且减少了级延迟，提高了系统处理速度。

全文由苏州中航长风数控科技有限公司采集整理友情发布，更多有关闭环控制线切割，中走丝线切割机技术原理资讯：，公司竭诚欢迎来实地实机探究试样加工。